摘 要： 主要介绍了基于HMC703锁相环芯片的400～1 000 MHz宽带低相噪低杂散频率合成器的软硬件设计方案，给出了相位噪声软件仿真曲线和实际测试得到的曲线，调试实验结果表明，该设计较好地达到了预期指标要求，还给出了部分软件控制代码，对于使用该芯片的用户起到一定的指导意义。
关键词： HMC703； 锁相环； 频率合成器设计； C8051F121
中图分类号： TN74⁃34 文献标识码： A 文章编号： 1004⁃373X（2014）01⁃0093⁃03
引 言
频率合成器技术是现代无线通信中的关键技术之一，很多现代电子设备和系统的功能实现，都直接依赖于所用频率合成器的性能。它的作用是产生与基准参考频率具有同样高精度和稳定度的离散频率信号，作为各种收发信机的本振信号。它的实现方式有四种：直接模拟合成器（DAS）、直接数字式合成器（DDS），锁相环频率合成器（PLL⁃FS）、延迟锁相环频率合成器（DLL⁃FS）。
本文基于HMC703芯片，设计了一款接收机上用的低相噪低杂散的锁相环频率合成器，其中软件控制部分使用的是C8051F121单片机芯片。
1 HMC703芯片功能特点
HMC703LP4E分数频综芯片是最新的PLL+VCO产品，这个平台具有业界最好的相噪和杂散性能。能够在实现高阶调制方案的同时减小高性能无线电中的阻塞效应。
另外，HMC703LP4E具有频率扫描和调制特性、外部触发、双缓冲、精确频率控制、相位调制以及更多功能。同时其管脚与HMC700LP4E锁相环芯片兼容。
精确频率模式具有一个24 b小数模数器，提供0 Hz频率误差和极低信道噪声的小数频率。串行接口提供读回功能并且与多种协议兼容。
2 基于HMC703芯片的低相噪低杂散频率合
成器设计
2.1 锁相环频率合成器的基本原理
锁相环是将接收到的信号的频率和相位，通过负反馈的方式，使得设备内其他电路的本真信号能够与它同步，达到频率和相位的同步，以便后面的鉴相、鉴频等的正确工作。
锁相环频率合成器主要包括：鉴相器（PD）、环路滤波器（LF）、电压控制振荡器（VCO） 和可编程[N]分频器。系统框图如图1所示。